具有时钟分配功能的 Analog Devices® 6950 1.4 GHz PLL

Analog Devices LTC6950 是具有时钟分配功能的低相位噪声整数 N 频率合成器内核。LTC6950 可满足高频率、高分辨率数据采集系统对低相位噪声时钟信号的要求。

这款频率合成器包含一个全低噪声 PLL 内核，以及一个可编程基准分频器 (R)、一个可编程反馈分频器 (N)、一个相位/频率检测器 (PFD) 和一个低噪声充电泵 (CP)。LTC6950 的时钟分配部分基于 VCO 输入最多提供五路输出。每路输出都经过单独编程，以将 VCO 输入频率除以 1 到 63 之间的任何整数，并将输出延迟 0 到 63 个 VCO 时钟周期。其中四路输出具有极低噪声、低偏斜的 LVPECL 逻辑信号，能够在高达 1.4 GHz 的频率下工作。第五个输出可以选择为 LVDS (800 MHz) 或 CMOS (250 MHz) 逻辑类型。还对该输出进行编程，以基于 VCO 输入或基准分频器输出产生输出信号。

LTC6950 时钟分频器上的 EZSync 同步

什么是 Linduino 视频

LTC6950 代码

特性

• 附加抖动：18 fs_RMS（12 kHz 至 20 MHz)
• EZSync 多芯片时钟边沿同步
• 具有锁定指示器的全 PLL 内核
• -226 dBc/Hz 归一化带内相位本底噪声
• -274 dBc/Hz 归一化 1/f 相位噪声
• 1.4 VCO 最大输入频率
• 四个独立的低噪声 1.4 GHz LVPECL 输出
• 一个 LVDS/CMOS 可配置输出
• 五个独立可编程的分频器
• 五个独立可编程的 VCO 时钟周期延迟
• ClockWizard 软件设计和仿真工具支持

ClockWizard GUI 简化了设计和仿真过程

• 快速查找 PLL 参数
• 显示 PLL 频率响应和稳定性
• 模拟输出相位噪声和抖动
• 根据 EZSync 设置模拟输出时钟相位关系
• 读写所有设备寄存器
• 使用框图编程界面进行配置
• 解决常见的安装问题
• 导入和导出 VCO、参考和输出噪声数据