为高频应用选晶振：相位噪声的概念，你必须深入了解一下！

很多高频应用，比如锁相环、5G应用，都离不开时钟信号。而这些高频应用的相位噪声往往是一个项目成败与否的关键因素。本文通过比较理想时钟信号与实际时钟信号，讲解相位噪声的概念；然后介绍相位噪声的两个关键指标——误差矢量幅度（EVM）与VCO阻塞；最后介绍应该如何选择低相位噪声晶振。

理想时钟信号与实际时钟信号的比较

很多高频应用都离不开时钟信号，下图是一个典型的时钟信号的下降沿。理想中的时钟信号如下图红线所示，而实际的时钟信号如下图紫色线条所示。

图1：典型的时钟信号的下降沿（图片来源：ADI）图1：典型的时钟信号的下降沿（图片来源：ADI）

同样对于正弦波来说，理想的正弦波在频率下对应一个频率信号，如下图红线所示。而实际由于噪声和杂散频率的存在，正弦波在频域图像如下图右边蓝线所示。

图2：典型正弦波信号（图片来源：ADI）

通常为了正确测量相位噪声，我们常会用到的两种仪器：

• 频谱分析仪：用于测量信号的频域图
• 示波器：用于测量信号的时域图

相位噪声的概念

我们以锁相环PLL的LO（本振频率）输出为例，来看看相位噪声的概念。相位噪声是指当信号到达系统接收端时，由于意外超前或滞后而产生的噪声。

理想的LO输出，是没有噪声或额外杂散频率的。

图3：理想LO输出（图片来源：ADI）

但在实际应用中，相位噪声像裙摆一样出现在载波边缘，如下图所示。

图4：实际LO输出（图片来源：ADI）

对于单边带相位噪声的定义是：在某一偏移频率处，在该频率处1Hz带宽内的信号功率与信号的总功率比值。单边带相位噪声 S_C(f) = 10 x log (P_S/P_SSB)，单位以dBc/Hz来表示。

我们可以将相位噪声数据绘制到相对RF载波的频率偏差中。

图5：相位噪声绘图方法（图片来源：ADI）

除了单边带相位噪声，对于通信系统，从PLL角度来看，误差向量幅度（EVM）和VCO阻塞也经常被使用。

误差向量幅度（EVM）

误差向量幅度（EVM），定义为误差矢量信号平均功率的均方根值与理想信号平均功率的均方根值之比，并以百分比的形式表示。EVM越小，信号质量越好。这个指标能全面衡量调制信号的幅度误差和相位误差。EVM可被认为是理想调制信号相对于理想点的性能降幅百分比。

图6：可视化相位误差（图片来源：ADI）

使用信号分析仪可以有效测量EVM、积分相位噪声、均方根相位误差和抖动等。

VCO阻塞

对于5G应用来说，VCO阻塞规范在需要考虑存在强发射的蜂窝系统中非常重要。如果接收器信号很弱，并且VCO噪声太高，那么附近的发射器信号可能会向下混频，淹没目标信号。

图7：VCO噪声阻塞（图片来源：ADI）

上图演示了如果接收器VCO噪声很高，附近的发射器（相距800kHz）以-25dBm功率发射时，是如何淹没-101dBm目标信号的。这些规范构成无线通信标准的一部分。阻塞规范直接影响VCO的性能要求。

低相位噪声晶振

在高频设计中，我们所采用的晶振主要是石英晶振。一些外界因素（比如温度），会影响晶振的稳定。Digi-Key网站提供详细的晶振参数供大家筛选（详见Digi-Key晶振），而对于相位噪声这个性能指标的筛选，大家可以关注“频率稳定性”这个参数。

图8：Digi-Key晶振选型页面中的“频率稳定性”参数

另外，晶振类型也是一个很重要的因素，如下图所示：

图9：Digi-Key晶振选型页面中的“类型”参数

以下是我们对常见晶振类型特性的总结：

如需了解晶振相关的内容，可以点击查看下面这个帖子——电子元器件选型基础-晶振。

本文小结

从噪声角度来讲，信号链的目标就是使振荡器相位噪声曲线的劣化程度最小化。因此在这些高性能系统中，对于晶振的要求也更高。所以为目标应用选择合适的晶振，可以让设计事半功倍。

如果你喜欢这篇文章，认为它对你的设计开发工作有所帮助，就请“分享+点赞”吧!

更多关于噪声的技术文章，请点击以下链接，也欢迎大家在文未留言讨论。

• 浅谈数模转换器（ADC） 量化噪声与信噪比
• 通过探针测量电源噪声
• 抑制噪声，铁氧体磁芯是怎么做到的？
• 怎样减小电感的噪声
• 通过优化电线选择和PCB布局来降低电感噪声