Microsemi IGLOO2 高集成度 FPGA

Microsemi 的 IGLOO®2 FPGA 具有高达 150K 的逻辑元件，针对成本优化型 FPGA 市场，在单芯片上集成了第四代基于闪存的 FPGA 结构和高性能通信接口。 IGLOO2 FPGA 是成本优化型 FPGA，具有同类最佳的特性集成度以及业内最低的功耗、最高的可靠性和最先进的安全性。

点击放大

IGLOO2 评估套件！

Microsemi 的 IGLOO2 FPGA 评估套件是成本最低的 FPGA 平台，使用 Microsemi 的 IGLOO2 FPGA 开发成本优化型 FPGA，能够提供同类最佳的特性集成度以及业内最低的功耗、最高的可靠性和最先进的安全性。

IGLOO2 评估套件使得开发基于收发器 I/O 的 FPGA 更加容易，从而方便构建基于 PCI Express 和千兆位以太网的系统。该板也采用小巧尺寸、兼容 PCIe 的结构，这样通过 PCIe 槽及使用任何台式 PC 或笔记本电脑即可快速对原型进行评估。

IGLOO2 FPGA 评估套件

开发和测试 PCI Express Gen2 x1 通道设计
使用全双工 SERDES SMA 对，检测 FPGA 收发器的信号质量
测量 IGLOO2 FPGA 的低功耗
使用内含的 PCIe 控制平面演示和即将推出的几个演示，快速创建有效的 PCIe 链路

该板含有可连接 10/100/1000 以太网的 RJ45 接口、512MB LPDDR、64MB SPI 闪存、USB-UART 连接以及 I2C、SPI 和 GPIO 针座。套件包括 12V 电源，但也可以通过 PCIe 边缘连接器供电。套件还包括一个免费的 Libero SoC 软件工具集金牌授权，这样既可以进行 FPGA 开发，也以利用随套件一起提供的参考设计。另包括 FlashPro4 JTAG 编程器，用于编程和调试。

套件内容

数量	描述
1	IGLOO2 FPGA 12K LE M2GL010T-1FGG484
1	12V 壁装式电源
1	用于 SmartFusion2 编程和调试的 FlashPro4 JTAG 编程器
1	USB 2.0 A 公头至 mini-B Y 电缆，用于 UART/接 PC 的电源接口（高达 1A）
1	快速入门指南
1	Libero SoC 金牌软件授权
1	PCIe 控制平面演示设计

订购 IGLOO2 FPGA 评估套件

硬件特性概述

采用 FGG484 封装的 12K LE IGLOO2 FPGA (M2GL010T-1FGG484)
64 Mb SPI 闪存
512 MB LPDDR
PCI Express Gen2 x1 接口
用于测试全双工 SERDES 通道的四个 SMA 接头
连接 10/100/1000 以太网的 RJ45 接口
JTAG/SPI 编程接口
用于 I2C、SPI 和 GPIO 的针座
用于演示目的的按钮开关和 LED
电流计量测试点

同类最佳：集成度、功率、可靠性和安全性

Microsemi 在成本优化型 FPGA 领域处于领先地位
- 最大数量的 5G 收发器
- 最大数量的 GPIO
- 最大数量的 PCI Compliant 3.3V I/O
- 唯一具有强化存储器子系统的 FPGA
- 唯一具有非易失和瞬时启动性能的主流 FPGA
Microsemi 在低功耗 FPGA 领域处于领先地位
- 静态功耗降低 10 倍，无性能损失
- Flash*Freeze 实时电源管理
Microsemi 在可靠 FPGA 领域处于领先地位
- 唯一具有防 SEU（单粒子翻转）结构和主流特性的 FPGA
- 支持扩展温度（高达 125C Tj）
Microsemi 在安全 FPGA 领域处于领先地位
- 内置适用所有器件的先进设计安全性
- 简单易用！

IGLOO2 框图

Microsemi 的 IGLOO2 FPGA 续写了该公司对当今成本优化型 FPGA 市场需求的专注，提供 LUT 型结构、5G 收发器、高速 GPIO、块 RAM 和 DSP 块，具有差异化的成本和功率优化架构。这种下一代 IGLOO2 架构相对其前一代具有高达 5 倍的逻辑密度和 3 倍的结构性能，结合了高性能非易失性闪存型结构，相比同类其它产品，具有最大数量的通用 I/O、5G SERDES 接口以及 PCI Express 端点。

缩略词

AES Advanced Encryption Standard（高级加密标准）
AHB Advanced High-Performance Bus（先进高性能总线）
APB Advanced Peripheral Bus（高级外设总线）
AXI Advanced eXtensible Interface（高级可扩展接口）
DDR Double Data Rate（双倍数据速率）
DPA Differential Power Analysis（差分功率分析）
ECC Elliptical Curve Cryptography（椭圆曲线加密法）
EDAC Error Detection and Correction（错误检测与纠正）
FDDR DDR2/3 controller in FPGA fabric（采用 FPGA 结构的 DDR2/3 控制器）
FIC Fabric Interface Controller（结构接口控制器）

HPMS High Performance Memory Subsystem（高性能存储器子系统）
IAP In-Application Programming（在应用编程）
MACC Multiply-Accumulate（乘法累加）
MDDR DDR2/3 Controller in HPMS（采用 HPMS 的 DDR2/3 控制器）
SECDED Single Error Correct Double Error Detect（单错误纠正双错误检测）
SEU Single Event Upset（单粒子翻转）
SHA Secure Hashing Algorithm（安全散列算法）
XAUI 10 Gbps Attachment Unit Interface（10 Gbps 连接单元接口）
XGMII 10 Gigabit Media Independent Interface（万兆位媒体独立接口）
XGXS XGMII Extended Sublayer（XGMII 扩展子层）

产品系列查看全部 IGLOO2 FPGA

	特性	M2GL005	M2GL010	M2GL025	M2GL050	M2GL090	M2GL100	M2GL150
逻辑/DSP	最大逻辑元件 (4LUT + DFF)*	6,060	12,084	27,696	56,340	86,316	99,512	146,124
	数学块 (18x18)	11	22	34	72	84	160	240
	PLL 和 CCC	2		6			8
	SPI/HPDMA/PDMA	每件 1 个
	安防	AES256, SHA256, RNG				AES256, SHA256, RNG, ECC, PUF
存储器	eNVM（K 字节）	128	256			512
	LSRAM 18K 块	10	21	31	69	109	160	236
	uSRAM1K 块	11	22	34	72	112	160	240
	eSRAM(K 字节)	64
	总计 RAM（K 位）	703	912	1104	1826	2586	3552	5000
高速	DDR 控制器	1x18			2x36	1x18	2x36
	SERDES 通道数	0	4		8	4	8	16
	PCIe 端点	0	1		2			4
用户 I/O	MSIO (3.3V)	115	123	157	139	306	292	292
	MSIOD (2.5V)	28	40	40	62	40	106	106
	DDRIO (2.5V)	66	70	70	176	66	176	176
	总用户 I/O	209	233	267	377	412	574	574
* 总计逻辑根据设计中使用的 DSP 和存储器使用情况的不同而会有所不同。有关详情，请参阅 IGLOO2 结构用户手册

封装和 I/O

类型	VF400		FG484		FG676		FG896		FC1152
间距 (mm)	0.8		1.0		1.0		1.0		1.0
长 x 宽 (mm)	17x17		23x23		27x27		31x31		35x35
器件	I/O	通道	I/O	通道	I/O	通道	I/O	通道	I/O	通道
M2GL005	169*	-	209	-
M2GL010(T)	195	4	233	4
M2GL025(T)	195	4	267	4
M2GL050(T)	207	4	267	4			377	8
M2GL090(T)			267	4	412*	4*
M2GL100(T)									574	8
M2GL150(T)									574	16
* 初始

规格书

IGLOO2 FPGA 规格书

IGLOO2 FPGA 引脚描述

封装数据

封装机械图纸 （第 46 版）

Microsemi 零件搜索

按以下条件筛选结果: 库存现货无铅符合 RoHS 规范

手册/简介

白皮书

设计软件

Libero SoC

视频

Microsemi 使用高集成度 IGLOO2 扩大了 FPGA 产品组合