作者：Digi-Key 工程师Barley_Li
J-Link支持多个目标接口。目前，支持以下接口：
- JTAG
- SWD/SWO/SWV
- cJTAG
- FINE
- SPD
- ICSP
一个常见的接口示例是JTAG。JTAG接口连接为20针系统，如下所示。
在后来的J-Link产品（如J-Link ULTRA+）上，这些引脚保留，用于固件扩展。在正常的调试环境中，它们可以保持打开或连接到GND。一般来说，它们不是JTAG/SWD所必需的。
J-Link有一个JTAG连接器，与ARM的Multi-ICE兼容。JTAG连接器是一个20路IDC插头（2.54mm 公插头），与安装在带状电缆上的IDC插座匹配。为了能够进行正确的连接，有必要仔细检查JTAG引脚。
以下显示了J-Link JTAG引脚：
| 引脚 | 信号 | 类型 | 描述 | 功能 |
|---|---|---|---|---|
| 1 | VTref | 输入 | 目标参考电压 | 用于检查目标是否通电，为输入比较器创建逻辑电平参考，并控制目标的输出逻辑电平。它通常由目标板的Vdd供电，不得有串联电阻器。 |
| 2 | 无连接 | NC | 不链接到J-Link | 为了与其他设备兼容而保留的。连接到Vdd或在目标系统中保持打开状态。 |
| 3 | nTRST | 输出 | JTAG 复位 | 从J-Link输出到目标JTAG端口的复位信号。通常连接到目标CPU的nTRST。该引脚通常在目标上拉到高电位，以避免在没有连接时意外复位。 |
| 5 | TDI | 输出 | JTAG 目标CPU数据输入 | 建议将该引脚拉至目标板上的定义状态。通常连接到目标CPU的TDI。 |
| 7 | TMS | 输出 | JTAG 模式设置，目标CPU输入 | 这个引脚应该上拉到目标板子上有定义的状态。通常连接到目标CPU的TMS。 |
| 9 | TCK | 输出 | JTAG 时钟信号到目标CPU | 建议将该引脚上拉至目标板子上有定义的状态。通常连接到目标CPU的TCK。 |
| 11 | RTCK | 输入 | 从目标返回测试时钟信号 | 一些目标板子必须将JTAG输入与内部时钟同步。为了帮助满足这一要求，可以使用返回的、重定时的TCK来动态控制TCK速率。J-Link支持自适应时钟，即在进行进一步更改之前，等待TCK更改得到正确响应。连接到RTCK（如果可用），否则连接到GND。 |
| 13 | TDO | 输入 | 来自于目标CPU的JTAG数据输出 | 通常连接到目标CPU的TDO。. |
| 15 | nRESET | I/O | 目标CPU复位 | 通常连接到目标CPU的复位引脚，通常称为“nRST”、“nRESET”或“RESET”。该信号为低电平有效。 |
| 17 | DBGRQ | NC | 不链接到J-Link | 它保留用于与其他设备兼容，用作目标系统的调试请求信号。如果可用，通常连接到DBGRQ，否则保持打开状态。 |
| 19 | 5V-Supply | 输出 | Supply Voltage | 该引脚可用于为目标硬件供电。 |
注意：
-
所有标记为NC的针脚均未连接在J-Link内部。这里可以应用任何信号；J-Link将忽略这种信号。引脚4、6、8、10、12、14、16、18、20是连接到J-Link中GND的GND引脚。它们还应连接到目标系统中的GND。
-
引脚2未连接在J-Link内部。许多目标的针脚1和针脚2已连接。一些目标使用引脚2而不是引脚1来提供VCC。除非引脚1和引脚2连接在目标的JTAG连接器上，否则这些目标将无法与J-Link一起工作。
-
引脚3（TRST）应连接到目标CPU TRST引脚（有时称为NTRST）。如果未连接此引脚，J-Link也可以工作，但调试时可能会遇到一些限制。TRST应与CPU复位（引脚15）分离
-
引脚11（RTCK）应连接到RTCK（如果可用），否则连接到GND。
-
连接器的引脚19（5V目标电源）可用于向目标硬件供电。电源电压为5V，最大电流为300mA。监测输出电流，防止过载和短路。
要了解更多J-Link接口，请访问“Segger J-Link接口说明”。