经过Delta-Sigma (Σ-Δ) ADC调制后的信号，可以通过数字滤波进一步减小量化噪声，然后再解调，得到一个数字化的最终结果。
图 1 Delta-Sigma (Σ-Δ) ADC拓扑结构
什么是量化噪声？可以看下面的帖子：
浅谈数模转换器（ADC）量化噪声与信噪比
Delta-Sigma (Σ-Δ) ADC如何调制？可以看下面的帖子：
浅谈Delta-Sigma (Σ-Δ) ADC调制原理
数字解调滤波器可以和调制器一起集成在Delta Sigma ADC里面。也可以把Delta Sigma调制器部分做成一个独立的调制芯片，然后把数字解调滤波器集成在MCU里，比如TI C2000
解调的过程其实是根据一定比率对信号进行抽取，抽取率DR=Fs/Fd。
Fs为调制频率
Fd为解调后的频率
下面重点讲数字滤波
数字滤波
下图是经过Delta Sigma调制器之后的幅频特性，如果我们设计一个如下图红线所示的数字滤波器（比如一个低通滤波器）把红线右边的高频噪声滤除，那么剩下就是有效的信号信息。
图 2 数字滤波器
而数字滤波器的带宽，幅频特性，我们可以通过参数或者阶数去调节。
两种常用两种滤波器，可以实现我们要的幅频特性：
举例： TI ADS1672 芯片使用了55阶的FIR (Finite Impulse Response即有限脉冲响应)，实现了宽带通带滤波器的功能，同时意味着，需要延迟55个时钟周期来完成滤波。
图 3 ADS1672 内置宽带带通滤波器
一般来说，阶数越高幅频特性越好，量化噪声衰减越厉害。但是，阶数越高带来的延迟也越大。所以，在更好的幅频特性还是要更快的响应，有时我们不得不取舍。
TI ADS1672 对应开发板 ADS1672EVM-PDK
图 4开发板 ADS1672EVM-PDK
ADS1672EVM-PDK ， 24 位 ，78.1k ~ 625k 采样率，包括ADC评估软件ADCPro™ ，内置分析工具，包括示波器、FFT 和直方图显示等，帮你节省设计时间。