有时我们会发现,通过ADC测出来的信号,在实际PCB电路上找不到源头。有可能是你的ADC抗混叠模拟前段设计出了问题。
频率混叠
我们举一个实例来看什么是频率混叠:
如下图,fs为采样频率,fin为信号频率。当fs<2fin,fs=1.3fin时,黑色虚线是实际的信号波形,红色实线为采样得到的波形。我们可以看到采样得到的波形已经脱离实际波形。这就发生了混叠现象。
图 1当 fs<2fin, 频率混叠发生
假定信号频率fin=900kHz,采样频率fs=1MHz。下图红色正弦波是实际信号,蓝色正弦波是通过ADC采样之后的信号。我们实际看到的混叠频率fa=100kHz。
图 2 时域中,信号频率与混叠频率的关系 (图片来源于TI)
根据奈奎斯特采样定律,采样频率至少是信号频率的两倍以上。如果采样频率小于信号频率的两倍就会发生混叠现象。
我们切换到频域,更容易看清这个问题。
图 3 频域中,信号频率与混叠频率的关系 (图片来源于TI)
在频域图里,根据奈奎斯特采样定律,任何大于fs/2的频率信号将会镜像折叠到0到fs/2的频率范围内。当采样频率fs=1MHz时,所有大于500kHz(fs/2)的信号,将会折叠到0到500kHz频率范围内。当信号频率fin=900kHz,这时读取到的混叠信号fa =fs-fin=1MHz-900kHz = 100kHz。
为了避免频率混叠的发生,通常的做法是加一些外围电路(滤波器),来把产生频率混叠的一些频率滤除,从而防止频率混叠。
针对不同类型ADC, 不同应用中噪声的类型,抗混叠设计往往需要综合考虑。
更多内容,可以看以下的帖子: